1、如果设计的电路系统中包含FPGA器件，则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)
2、4层板从上到下依次为：信号平面层、地、电源、信号平面层;6层板从上到下依次为：信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是：防干扰辐射)，优先选择内电层走线，走不开选择平面层，禁止从地或电源层走线(原因：会分割电源层，产生寄生效应)。
5V一般可能是电源输入，只需要在一小块区域内铺铜。且尽量粗(你问我该多粗——能多粗就多粗，越粗越好)
1.2V和1.8V是内核电源(如果直接采用线连的方式会在面临BGA器件时遇到很大困难)，布局时尽量将1.2V与1.8V分开，并让1.2V或1.8V内相连的元件布局在紧凑的区域，使用铜皮的方式连接，如下图：
总之，因为电源网络遍布整个PCB，如果采用走线的方式会很复杂而且会绕很远，使用铺铜皮的方法是一种很好的选择!
4、邻层之间走线采用交叉方式：既可减少并行导线之间的电磁干扰(高中学的哦)，又方便走线)。如下图为某PCB中相邻两层的走线，大致是一横一竖。
5、模拟数字要隔离，怎么个隔离布局时将用于模拟信号的器件与数字信号的器件分开，然后从ad芯片中间一刀切!
6、基于PCB设计软件的PCB设计也可看做是一种软件开发过程，软件工程最注重“迭发”的思想，我觉得PCB设计中也可以引入该思想，减少PCB错误的概率。
(4) 导入网表，边布局边调整原理图中信号顺序(布局后不能再使用OrCAD的元件自动编号功能)
总之，PCB设计中的指导思想就是边绘制封装布局布线边反馈修正原理图(从信号连接的正确性、信号走线、晶振离芯片尽量近，且晶振下尽量不走线，铺地网络铜皮。多处使用的时钟使用树形时钟树方式布线、连接器上信号的排布对布线的难易程度影响较大，因此要边布线边调整原理图上的信号(但千万不能重新对元器件编号)
上图通过改良——电源与地线靠近走线，减小了回路面积，降低了电磁干扰(679/12.8，约54倍)。因此，电源与地尽量应该靠近走线!而信号线之间则应该尽量避免并行走线，降低信号之间的互感效应。
谈到实践，这里推荐推荐一个我觉得非常不错的开源智能硬件开发平台，还在学校的时候就用它开发过不少能用手机App/智能音箱语音控制的作品，平台上还有sdk和电路原理图可以查看，自己DIY智能硬件非常方便，也可以帮助你了解如何画PCB。如果你在学习的时候，就能借助平台开发一些作品，对你之后不管是面试求职还是进一步做研究，都是非常有帮助的。
Platform?_source=77e051bcf6c68e050b15dac63eb48162，拥有电量统计芯片驱动、照明驱动、幻彩灯带芯片驱动等功能，开发者可按需选用。通过 Tuya Wind IDE 直接烧录程序， 可帮助开发者大大简化开发步骤，让开发更便捷快速。
